ADI公司的32位浮點(diǎn)SHARC®處理器基于超級(jí)哈佛（Super Harvard）架構(gòu)，它實(shí)現(xiàn)了非凡的內(nèi)核及存儲(chǔ)性能與出色的I/O吞吐能力的完美結(jié)合。通過(guò)增加與專用總線相關(guān)的I/O處理器，這個(gè)“超級(jí)”哈佛架構(gòu)擴(kuò)展了獨(dú)立編程與數(shù)據(jù)存儲(chǔ)總線的原始概念。除了滿足大多數(shù)計(jì)算密集型實(shí)時(shí)信號(hào)處理應(yīng)用的需求外，SHARC處理器還集成了大量的存儲(chǔ)器陣列和專用外設(shè)，從而簡(jiǎn)化了產(chǎn)品開(kāi)發(fā)，并縮短了上市時(shí)間。
目前，SHARC處理器系列包括三代產(chǎn)品，可提供代碼兼容的解決方案，從售價(jià)不足10美元的入門(mén)級(jí)產(chǎn)品到提供400 MHz/2400 MFLOP定點(diǎn)和浮點(diǎn)運(yùn)算能力的最高性能產(chǎn)品。所有SHARC處理器不拘泥于特定的產(chǎn)品方案，而是提供公共特性與功能集合，可用于諸多信號(hào)處理市場(chǎng)與應(yīng)用。這個(gè)基本功能使得SHARC用戶在向更高性能、更高集成度的SHARC產(chǎn)品轉(zhuǎn)移的過(guò)程中可以充分利用現(xiàn)有代碼和設(shè)計(jì)經(jīng)驗(yàn)。
公共構(gòu)架特性
- 32/40位IEEE浮點(diǎn)運(yùn)算
- 32位定點(diǎn)乘法器，包括64位乘法與80位累加
- 沒(méi)有算術(shù)流水線；所有計(jì)算都是單周期的
- 硬件支持循環(huán)緩沖選址
- 32個(gè)地址指針支持32個(gè)循環(huán)緩沖區(qū)
- 硬件支持6級(jí)嵌套的零開(kāi)銷(xiāo)硬件循環(huán)
- 豐富的代數(shù)匯編語(yǔ)言語(yǔ)法
- 指令集支持條件算子、位操作、除法和平方根、位域插入與抽取
- DMA在全時(shí)鐘速率下允許零開(kāi)銷(xiāo)背景傳輸，無(wú)需處理器干預(yù)
第一代SHARC處理器提供66 MHz/ 198 MFLOP性能，并成為SHARC處理器系列產(chǎn)品的基礎(chǔ)。支持32位定點(diǎn)及32/40位浮點(diǎn)數(shù)據(jù)格式的易用指令集架構(gòu)、大型存儲(chǔ)陣列和高級(jí)通信端口，使第一代SHRAC處理器產(chǎn)品適于廣泛的并行處理應(yīng)用，包括消費(fèi)類音頻、醫(yī)療成像、軍事、工業(yè)及儀器儀表。
第二代SHARC處理器利用單指令多數(shù)據(jù)（SIMD）架構(gòu)使信號(hào)處理性能提高一倍，達(dá)到100MHz / 600MFLOP。與第一代SHARC處理器相比，這一硬件擴(kuò)展使系統(tǒng)編程人員的可用計(jì)算資源增加一倍。第二代SHARC處理器包含雙乘法器、算術(shù)邏輯單元（ALU）、移位器及數(shù)據(jù)寄存器，可以在多種應(yīng)用中大幅提高整個(gè)系統(tǒng)的性能。這個(gè)能力非常適合消費(fèi)類電子產(chǎn)品、汽車(chē)、專業(yè)音頻等應(yīng)用，在這些應(yīng)用中，與立體聲通道處理相關(guān)的算法可以有效的利用SIMD架構(gòu)。
第三代SHARC處理器采用增強(qiáng)的SIMD架構(gòu)，將CPU性能擴(kuò)展到400 MHz/2400 MFLOP。產(chǎn)品中有多種不同的集成ROM存儲(chǔ)器配置以及音頻專用外設(shè)，能夠縮短上市時(shí)間，并降低整體材料清單成本。性能等級(jí)以及外設(shè)集成度的提高使得第三代SHARC處理器成為面向多種音頻市場(chǎng)的單芯片解決方案。 |
